PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-359332

(43)Date of publication of application: 13.12.2002

(51)Int.CI.

H01L 23/48 H01L 29/78

(21)Application number: 2002-075020

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

18.03.2002

(72)Inventor: HORI TETSUJI

(30)Priority

Priority number : 2001096280

Priority date: 29.03.2001


Priority country: JP

(54) SEMICONDUCTOR PACKAGE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To sharply downsize a package as compared with a conventional one.

SOLUTION: A semiconductor package 10 includes a semiconductor chip 2. The semiconductor chip includes the first and second electrodes 15 and 8 arranged above and the third electrode 16 arranged on bottom side. A heat spreader 6 is joined with the third electrode 16. Conductive first and second leads 11 and 12 are electrically connected via conductive first and second junction members 7a and 7b to the first and second electrodes 15 and 8, respectively. Each of the first and second leads 11 and 12 has feet L3 which are arranged side by side on the first side of the heat spreader 6, at its lower end. The bottom of the heat spreader 6 and the bottoms of the feet L3 of the first and second leads 11 and 12 are exposed from the bottom of an insulating sealing body 5, and besides are arranged on the same plane.



LEGAL STATUS

[Date of request for examination]

04.04.2003

[Date of sending the examiner's decision of rejection]

13.01.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2004-02876

rejection]

[Date of requesting appeal against examiner's decision of 12.02.2004 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)



参考技術

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-359332

(P2002-359332A)

(43)公開日 平成14年12月13日(2002.12.13)


(51) Int. C1. 7 H01L 23/48 29/78	識別記号 652 653	F I
		審査請求 未請求 請求項の数28 OL (全13頁)
(21)出願番号	特願2002-75020(P2002-75020)	(71)出願人 000003078 株式会社東芝
(22) 出願日	平成14年3月18日(2002.3.18)	東京都港区芝浦一丁目1番1号 (72)発明者 堀 哲二
(31)優先権主張番号 (32)優先日 (33)優先権主張国	特願2001-96280(P2001-96280) 平成13年3月29日(2001.3.29) 日本(JP)	神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内
		(74)代理人 100058479 弁理士 鈴江 武彦 (外6名)
·	· .	

(54) 【発明の名称】半導体パッケージ及びその製造方法

(57)【要約】

【課題】従来に比べてパッケージサイズを大幅に小型化する。

【解決手段】半導体パッケージ10は半導体チップ2を含む。半導体チップは、上側に配設された第1及び第2電極15、8と、底側に配設された第3電極16と、を含む。第3電極16にヒートスプレッダ6が接合される。第1及び第2電極15、8の夫々に導電性の第1及び第2接合部材7a、7bを介して導電性の第1及び第2リード11、12が電気的に接続される。第1及び第2リード11、2の夫々は、下端部にヒートスプレッグ6の第1側に並べて配置された足部L3を有する。ヒートスプレッグ6の底面、第1及び第2リード11、12の足部L3の底面は、絶縁性の封止体5の底面から露出し、且つ同一の平面上に配置される。



40

【特許請求の範囲】

【請求項1】上側に配設された第1及び第2電極と、底側に配設された第3電極と、を含む半導体チップと、前記第3電極に接合されたヒートスプレッダと、

前記第1及び第2電極の夫々に導電性の第1及び第2接合部材を介して電気的に接続された導電性の第1及び第2リードと、前記第1及び第2リードの夫々は、下端部において横方向に延び且つ前記ヒートスプレッダの第1側に並べて配置された足部を有することと、

前記半導体チップ、前記ヒートスプレッダ、及び前記第 10 1及び第2リードの少なくとも前記足部の一部までを埋め包んで封止する絶縁性の封止体と、前記ヒートスプレッダの底面、前記第1及び第2リードの前記足部の底面は、前記封止体の底面から露出し、且つ実質的に同一の平面上に配置されることと、を具備することを特徴とする半導体パッケージ。

【請求項2】前記ヒートスプレッダは導電性であり、且 つ前記第3電極に導電性の第3接合部材を介して電気的 に接続され、第3リードとして機能することを特徴とす る請求項1に記載の半導体パッケージ。

【請求項3】前記第1、第2、及び第3電極は、夫々ソース電極、ゲート電極、及びドレイン電極に電気的に接続されることを特徴とする請求項1に記載の半導体パッケージ。

【請求項4】前記半導体チップの前記上側に接続された、前記第1及び第2リードを含む全てのリードの足部は、前記ヒートスプレッダの第1側のみに並べて配置されることを特徴とする請求項1に記載の半導体パッケージ。

【請求項5】前記第1及び第2リードは、前記半導体チ 30 ップに印加される第1及び第2電圧を夫々受ける唯一の 端子であることを特徴とする請求項1に記載の半導体パッケージ。

【請求項6】前記第1及び第2リードの夫々は導電性ストリップにより形成されることを特徴とする請求項1に記載の半導体パッケージ。

【請求項7】前記ヒートスプレッダは厚さ t 1 を有する一方、前記導電性ストリップは厚さ t 2 を有し、厚さ比の条件 1 < t 1 / t 2 \leq 3 を満足することを特徴とする請求項6 に記載の半導体パッケージ。

【請求項8】前記封止体は、前記第1及び第2リードの前記足部の実質的に全体を埋め包んで封止し、しかし、前記足部のつま先は、前記封止体の側面上で露出することを特徴とする請求項1に記載の半導体パッケージ。

【請求項9】前記足部の前記つま先は、前記封止体の側面から0~0.3mmだけ突出することを特徴とする請求項8に記載の半導体パッケージ。

【請求項10】前記第1及び第2リードの夫々は、前記 半導体チップの前記上側に対向する基部と、前記基部か ら曲がって前記半導体チップ及び前記ヒートスプレッダ 50 の脇に沿って延びる脚部と、前記脚部から曲がって前記 ヒートスプレッダから離れる側に延びる前記足部と、を 具備することを特徴とする請求項1に記載の半導体パッ ケージ。

【請求項11】前記封止体は、前記半導体チップ、前記 ヒートスプレッダ、及び前記第1及び第2リードの前記 基部及び前記脚部の全体と、前記第1及び第2リードの 前記足部の少なくとも一部を埋め包んで封止することを 特徴とする請求項10に記載の半導体パッケージ。

【請求項1.2】前記脚部は、前記平面に対して90°±10°の角度をなすことを特徴とする請求項10に記載の半導体パッケージ。

【請求項13】前記第1及び第2接合部材の夫々は、 0.007~0.07mm²の横断面積を有する接合部 材を具備することを特徴とする請求項1に記載の半導体 パッケージ。

【請求項14】前記第1及び第2接合部材の少なくとも一方は、0.2mm²以上の横断面積を有する接合部材を具備することを特徴とする請求項1に記載の半導体パッケージ。

【請求項15】前記封止体はエポキシ樹脂を含む熱硬化性樹脂からなる群から選択された材料から実質的になることを特徴とする請求項1に記載の半導体パッケージ。

【請求項16】前記第1及び第2接合部材の夫々は、金及び半田からなる群から選択された材料から実質的になることを特徴とする請求項1に記載の半導体パッケージ。

【請求項17】前記第1及び第2電極と前記第1及び第2接合部材との間に夫々介在するバリアメタル層を更に具備し、前記第1及び第2接合部材の夫々は半田から実質的になることを特徴とする請求項16に記載の半導体パッケージ。

【請求項18】前記ヒートスプレッダは、前記第1及び 第2リードとは異なる材料から実質的になることを特徴 とする請求項1に記載の半導体パッケージ。

【請求項19】上側に配設された第1及び第2電極と、 底側に配設された第3電極と、を含む半導体チップの前 記第3電極にヒートスプレッダを接合する工程と、

前記第1及び第2電極の夫々に導電性の第1及び第2接 合部材を介して導電性の第1及び第2リードを電気的に 接続する工程と、前記第1及び第2リードの夫々は、下 端部において横方向に延び且つ前記ヒートスプレッダの 第1側に並べて配置された足部を有することと、

前記半導体チップ、前記ヒートスプレッダ、及び前記第 1及び第2リードの少なくとも前記足部の一部までを、 絶縁性の封止体で埋め包んで封止する工程と、前記ヒー トスプレッダの底面、前記第1及び第2リードの前記足 部の底面は、前記封止体の底面から露出し、且つ実質的 に同一の平面上に配置されることと、を具備することを 特徴とする半導体パッケージの製造方法。

【請求項20】前記第1及び第2リードを電気的に接続する前で且つ前記ヒートスプレッダを接合する前に、前記第1及び第2電極上に前記第1及び第2接合部材の材料を配置する工程を更に具備することを特徴とする請求項19に記載の半導体パッケージの製造方法。

【請求項21】前記第1及び第2リードを電気的に接続する工程は、フェイスダウンボンディングにより行うことを特徴とする請求項19に記載の半導体パッケージの製造方法。

【請求項22】前記第1及び第2リードを電気的に接続 10 する前に、前記第1及び第2リード上に前記第1及び第2接合部材の材料を配置する工程を更に具備することを特徴とする請求項21に記載の半導体パッケージの製造方法。

【請求項23】前記ヒートスプレッダは導電性であり、 且つ前記第3電極に導電性の第3接合部材を介して電気 的に接続され、第3リードとして機能することを特徴と する請求項19に記載の半導体パッケージの製造方法。

【請求項24】前記第1及び第2リードはリードフレームの一部であり、前記方法は、前記第1及び第2電極の20 夫々に前記第1及び第2リードを接続した後、前記リードフレームから前記第1及び第2リードを切り離す工程を更に具備することを特徴とする請求項19に記載の半導体パッケージの製造方法。

【請求項25】上側に配設された第1及び第2電極と、 底側に配設された第3電極と、を含む半導体チップと、 前記第3電極に接合された導電性のヒートスプレッダ と、前記ヒートスプレッダは前記第3電極に導電性の第 3接合部材を介して電気的に接続され、第3リードとし て機能することと、

前記第1及び第2電極の夫々に導電性の第1及び第2接 合部材を介して電気的に接続された導電性の第1及び第 2リードと、前記第1及び第2リードの夫々は導電性ス トリップにより形成され、ここで、前記ヒートスプレッ グは厚さt1を有する一方、前記導電性ストリップは厚 さt2を有し、厚さ比の条件1<t1/t2≦3を満足 することと、前記第1及び第2リードの夫々は、前記半 導体チップの前記上側に対向する基部と、前記基部から 曲がって前記半導体チップ及び前記ヒートスプレッダの 脇に沿って延びる脚部と、前記脚部から曲がって前記ヒ 40 ートスプレッダから離れる側に延びる足部と、を具備す ることと、前記第1及び第2リードの前記足部は、前記 ヒートスプレッダの第1側に並べて配置されることと、 前記半導体チップ、前記ヒートスプレッダ、及び前記第 1及び第2リードの前記基部及び前記脚部の全体と、前 記第1及び第2リードの前記足部の少なくとも一部を埋 め包んで封止する絶縁性の封止体と、前記封止体はエポ キシ樹脂を含む熱硬化性樹脂からなる群から選択された 材料から実質的になることと、前記ヒートスプレッダの 底面、前記第1及び第2リードの前記足部の底面は、前 50

記封止体の底面から露出し、且つ実質的に同一の平面上 に配置されることと、を具備することを特徴とする半導 体パッケージ。

【請求項26】前記第1及び第2リードは、前記半導体チップに印加される第1及び第2電圧を夫々受ける唯一の端子であることを特徴とする請求項25に記載の半導体パッケージ。

【請求項27】前記第1、第2、及び第3電極は、夫々ソース電極、ゲート電極、及びドレイン電極に電気的に接続されることを特徴とする請求項26に記載の半導体パッケージ。

【請求項28】前記封止体は、前記第1及び第2リードの前記足部の実質的に全体を埋め包んで封止し、しかし、前記足部のつま先は、前記封止体の側面上で露出することを特徴とする請求項25に記載の半導体パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、縦型のMOSトランジスタ等を含む半導体チップを組込んだ半導体パッケージ及びその製造方法に関する。

[0002]

【従来の技術】図17(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ従来の半導体パッケージを示す平面線図である。図17(b)、(c)は、図17(a)図示の半導体パッケージの長手方向及びそれに直交する方向に沿った断面線図である。

【0003】図17(a)~(c)図示の如く、リードフレーム101のデバイス搭載部(ベッド部)110 に、パワー半導体チップ102が半田103を介して装着される。リードフレーム101は、Cu、Cu合金、Fe-42Ni合金等の材料からなる。リードフレーム101は、ベッド部110、第1リード111、第2リード112、及びベッド部110に連続的につながる第3リード113を有する。チップ102は、ソース領域、ベース領域、ドレイン領域、及びゲート電極等により形成されるMOSトランジスタを有する。

【0004】チップ102の上側表面には、A1等の金属電極107a、及び金もしくはA1等の金属電極107bが配設される。金属電極107aはソース電極・(ソース引き出し電極を含む)を介してソース領域及びベース領域に電気的に接続される。金属電極107bはゲート電極 (ゲート引き出し電極を含む) に電気的に接続される。

【0005】チップ102の金属電極107a、107bと、第1及び第2リード111、112とはAuワイヤ等のボンディングワイヤ116、114を介して電気的に接続される。チップ102と、ベッド部110、第1、第2及び第3リード111~113の基部、ボンディングワイヤ116、114は、エポキシ樹脂等の樹脂

40

5

封止体105により樹脂封止される。

[0006]

【発明が解決しようとする課題】図17(a)~(c)に示す従来の半導体パッケージには次のような問題がある。パワー半導体デバイス例えば、縦型のMOSトランジスタ等を含むチップに対しては、Auワイヤの配線抵抗を低減するため、複数本のAuワイヤで接続を行う。この場合、電極パッド数を増やし、Auワイヤの接続本数を増やすほど組み立て工程のインデックスが増加する。また、設計上も、ワイヤ長の関係に起因して配線抵10抗を更に低減するのが難しくなる。

【0007】また、パワー半導体チップにおいては、放 熱特性の確保が重要である。放熱特性向上の点からはデバイスが装着されるリードフレームのベッド部を厚くする方が有利である。この場合、リードフレームそのものを厚くする必要があり、半導体パッケー全体が大型となってしまう。また、リードフレームのベッド部のみを厚くすることは部品コストが大幅にアップとなる。従って、このようなリードフレームを製品に使用することは実際的でない。

【0008】米国特許第6,040,626(特開2000-114445号公報に対応)には、配線抵抗を低減するため、縦型のMOSトランジスタの半導体チップに第1リードを導電性接着剤を介して直接接合する構造が開示される。この構造では、しかし、半導体チップの放熱特性は改善されず、また、リードが樹脂封止体から突出するので小型化が難しい。

【0009】このような背景から、縦型のMOSトランジスタを含むパワー半導体チップのような、より定格の大きい大電流半導体チップを組込んだ場合であっても、全体のサイズを増加させなくて済むような、半導体パッケージが求められている。

[0010]

【課題を解決するための手段】本発明の第1の視点は、 半導体パッケージであって、上側に配設された第1及び 第2電極と、底側に配設された第3電極と、を含む半導 体チップと、前記第3電極に接合されたヒートスプレッ ダと、前記第1及び第2電極の夫々に導電性の第1及び 第2接合部材を介して電気的に接続された導電性の第1 及び第2リードと、前記第1及び第2リードの夫々は、 下端部において横方向に延び且つ前記ヒートスプレッダ の第1側に並べて配置された足部を有することと、前記 半導体チップ、前記ヒートスプレッダ、及び前記第1及 び第2リードの少なくとも前記足部の一部までを埋め包 んで封止する絶縁性の封止体と、前記ヒートスプレッダ の底面、前記第1及び第2リードの前記足部の底面は、 前記封止体の底面から露出し、且つ実質的に同一の平面 上に配置されることと、を具備することを特徴とする。 【0011】本発明の第2の視点は、半導体パッケージ

【0011】本発明の第2の視点は、半導体パッケージの製造方法であって、上側に配設された第1及び第2電 50

極と、底側に配設された第3電極と、を含む半導体チップの前記第3電極にヒートスプレッダを接合する工程と、前記第1及び第2電極の夫々に導電性の第1及び第2リードを電気的に接続する工程と、前記第1及び第2リードの夫々は、下端部において横方向に延び且つ前記ヒートスプレッダの第1側に並べて配置された足部を有することと、前記半導体チップ、前記ヒートスプレッダ、及び前記第1及び第2リードの少なくとも前記足部の一部までを、絶縁性の封止体で埋め包んで封止する工程と、前記ヒートスプレッダの底面、前記第1及び第2リードの前記足部の底面は、前記封止体の底面から露出し、且つ実質的に同一の平面上に配置されることと、を具備することを特徴とする。

6

【0012】本発明の第3の視点は、半導体パッケージ であって、上側に配設された第1及び第2電極と、底側 に配設された第3電極と、を含む半導体チップと、前記・ 第3電極に接合された導電性のヒートスプレッダと、前 記ヒートスプレッダは前記第3電極に導電性の第3接合 部材を介して電気的に接続され、第3リードとして機能 することと、前記第1及び第2電極の夫々に導電性の第 1及び第2接合部材を介して電気的に接続された導電性 の第1及び第2リードと、前記第1及び第2リードの夫 々は導電性ストリップにより形成され、ここで、前記ヒ ートスプレッダは厚さ t 1を有する一方、前記導電性ス トリップは厚さ t 2を有し、厚さ比の条件1 < t 1/t 2≤3を満足することと、前記第1及び第2リードの夫 々は、前記半導体チップの前記上側に対向する基部と、 前記基部から曲がって前記半導体チップ及び前記ヒート スプレッダの脇に沿って延びる脚部と、前記脚部から曲 がって前記ヒートスプレッダから離れる側に延びる足部 と、を具備することと、前記第1及び第2リードの前記 足部は、前記ヒートスプレッダの第1側に並べて配置さ れることと、前記半導体チップ、前記ヒートスプレッ ダ、及び前記第1及び第2リードの前記基部及び前記脚 部の全体と、前記第1及び第2リードの前記足部の少な くとも一部を埋め包んで封止する絶縁性の封止体と、前 記封止体はエポキシ樹脂を含む熱硬化性樹脂からなる群 から選択された材料から実質的になることと、前記ヒー トスプレッダの底面、前記第1及び第2リードの前記足 部の底面は、前記封止体の底面から露出し、且つ実質的 に同一の平面上に配置されることと、を具備することを 特徴とする。

【0013】更に、本発明の実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。

[0014]

【発明の実施の形態】本発明の実施の形態について図面 を参照して以下に説明する。

【0015】(第1の実施の形態)図1(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第1の実施の形態に係る半導体パッケージを示す平面図である。図1(b)、(c)は、図1(a)図中のIBーIB線に沿った断面図、及びICーIC線に沿った断面図である。図2(a)、(b)は、図1(a)図示の半導体パッケージの底面図及びリードが形成された側 10の側面図である。

【0016】この実施の形態の半導体パッケージ10 は、縦型のMOSトランジスタを含むパワー半導体チップ2を有する。後述するように、チップ2の上側にソース電極 (ソース引き出し電極を含む)及びゲート引き出し電極8が配設される。また、チップ2の底側にドレイン電極が配設される。半導体チップ2は、半田(導電性の接合部材)3を介して導電性のヒートスプレッダ6上に装着される。

【0017】ソース電極及びゲート引き出し電極8上に 20 は、Au等の導電性材料からなるバンプコンタクト (導電性の接合部材) 7a、7bが夫々配設される。バンプコンタクト7a、7bには、導電性ストリップからなる第1及び第2リード11、12が夫々接合される。従って、第1リード11はバンプコンタクト7aを介してソース電極に電気的に接続される。第2リード12はバンプコンタクト7bを介してゲート電極引き出し電極8に電気的に接続される。なお、ヒートスプレッダ6は、半田3を介して半導体チップ2の底部のドレイン電極に電気的に接続されているため、第3リードとして機能す 30 る。

【0018】ヒートスプレッダ6は、Cu、Mo、W等 の板部材や板部材の貼合せ構造、例えばCKC材(Cu /Kovar/Cu)から形成される。第1及び第2リ ード11、12の導電性ストリップはCu、Cu合金等 から形成される。ヒートスプレッダ6の厚さ t 1 は、第 1及び第2リード11、12の導電性ストリップの厚さ t 2より厚い(t1>t2)。ヒートスプレッダ6の厚 さt1は0.15~0.5mm、望ましくは0.15~ 0. 3 mmに設定される。リードの導電性ストリップの 40 厚さt2は0.1~0.3mm、望ましくは0.12~ 0. 15mmに設定される。リードの導電性ストリップ の厚さ t 2に対するヒートスプレッダ6の厚さ t 1の比 (t1/t2) は、 $1 < t1/t2 \le 3$ に設定される。 これにより、ヒートスプレッダ6を介するチップ2の放 熱特性が高いものとなる。なお、本実施の形態におい て、例えば、リードの導電性ストリップの厚さは約0. 15mmで、ヒートスプレッダ6の厚さは約0.3mm である。

【0019】第1及び第2リード11、12の夫々は、

基部 L 1、脚部 L 2、及び足部 L 3を有する。基部 L 1 はチップ 2 の上側の面に対して平行(水平)に対向する。脚部 L 2 は基部 L 1 から曲がって半導体チップ 2 及びヒートスプレッダ 6 の脇に沿って垂直に延びる。足部 L 3 は脚部 L 2 から曲がってヒートスプレッダ 6 から離れる側に水平に延びる。第1及び第2リード11、12のヒートスプレッダ 6 の1つの側のみに引出され、それらの足部 L 3 は同側において横に並べて配置される。

【0020】本実施の形態において、基部L1、脚部L2、及び足部L3の屈曲角度は略90度に設定される。この構成は、半導体パッケージ10の小型化に寄与する。従来の半導体パッケージでは、リードに支持機能を持たせているため、リードの脚部(図1(b)図示の脚部L2に対応)は水平面(パッケージの実装面)に対して大きな角度をなすように形成される。これに対して、本実施の形態に係る半導体パッケージ1においては、リードの脚部L2は、水平面(パッケージの実装面)に対して、90°±10°、望ましくは90°±5°の角度をなすように配設される。

【0021】半導体チップ2、半田3、ヒートスプレッダ6、第1及び第2リード11、12、バンプコンタクト7a、7bを埋め包んで封止するように絶縁性の封止体5が形成される。封止体5はエポキシ樹脂等の熱硬化性樹脂からなる群から選択された材料から実質的になる。ヒートスプレッダ6の底面、第1及び第2リード11、12の足部L3の底面は、封止体5の底面から露出する。部材6、L3、5の底面は、実質的に同一の水平面(パッケージの実装面)上に配置される。

【0022】なお、第1及び第2リード11、12の足30 部L3のつま先は、封止体5の側面上で露出させることができる。これにより、半導体パッケージ10を実装した際に、回路基板に対する第1及び第2リード11、12の接合状態を視認することができる。但し、足部L3のつま先の突出長さd(図4参照)は、0~0.3mm、望ましくは0.1~0.2mmとする。この構成に代え、透明な樹脂等からなる封止体を使用しても、第1及び第2リード11、12の接合状態を視認することができる。

【0023】図3は半導体パッケージ10の半導体チップ2の内部構造を示す断面図である。図4は半導体チップ2と、ヒートスプレッダ6、第1リード11との関係を示す断面図である。

【0024】チップ2は、例えば、n型シリコン半導体 基板Subを用いて形成される。基板Subの表面内にはp型ベース領域42が形成される。p型ベース領域42の表面内にはn型ソース領域43が形成される。p型ベース領域42の表面内にはまたp型コンタクト領域42 が形成される。p型ベース領域42が形成されていない基板Subの裏面側は、n型ドレイン領域41とな

50 る。

【0025】基板Subの表面から垂直下方に向かって 複数のトレンチ40が形成される。トレンチ40はn型 ソース領域43、p型ベース領域42を貫通してドレイ ン領域41の所定の深さまでに達する。即ち、トレンチ 40の底面は、ドレイン領域41中に形成される。トレ ンチ40の内側壁上には、例えば、熱酸化により形成さ れたシリコン酸化膜等のゲート絶縁膜44が形成され る。ゲート絶縁膜44は、実質的にトレンチ40の開口 端まで形成される。ゲート絶縁膜44は、エッチング処 理により基板Subの主面より幾分下に形成されること 10 もある。トレンチ40内には更に、ゲート絶縁膜44に 被覆された状態でポリシリコン等からなるゲート電極4 5が埋め込まれる。トレンチ40の入口を閉鎖するよう に、即ちゲート電極45及びゲート絶縁膜44の頂部を **覆うように、基板Sub上に層間絶縁膜46が形成され** る。層間絶縁膜46は、例えば、リフロー性の高いBP SG等の材料からなり、リフローにより表面が平坦化さ れる。

【0026】ゲート電極45は、基板Subの主面上に 形成されたアルミニウム等のからなるゲート引き出し電 20 極8に電気的に接続される。層間絶縁膜46上にアルミ ニウム等からなるソース電極15が配設される。ソース 電極15は、層間絶縁膜46に形成されたコンタクトホ ールを通してn型ソース領域43及びp型コンタクト領 域42aに電気的に接続される。なお、ソース電極15 と、n型ソース領域43及びp型コンタクト領域42a との間には、TiW膜等のバリアメタル層を介在させる こともできる。ソース電極15及びゲート引き出し電極 8上には、チップ2を被覆保護するシリコン窒化膜等か らなるパッシベーション膜4が配設される。一方、基板 30 Subの裏面上には、ドレイン領域41と電気的に接続 されるようにドレイン電極16が配設される。

【0027】なお、上述の如く、ソース電極15及びゲ ート引き出し電極8には、バンプコンタクト7a、7b を介して第1及び第2リード11、12が電気的に接続 される。また、ドレイン電極16には半田3を介してヒ ートスプレッダ6が電気的に接続される。図4図示の如 く、バンプゴンタクト7a、7bは、パッシベーション 膜4の開口部を通してソース電極15及びゲート引き出 出する。バンプコンタクト7a、7bの夫々は0.00 7~0.07mm² の横断面積を有する。第1及び第2 リード11、12の基部L1の端部は、バンプコンタク ト7a、7bを越えてチップ2の中心側まで延在する。 【0028】図5は第1の実施の形態に係る半導体パッ ケージの製造方法を示すフローチャートである。図6 (a)~(e)は同製造方法における加工品の変化を順 に示す図である。

【0029】まず、シリコン等の半導体ウエハWを用意 する。ウエハWに、上述の構造を有する半導体デバイ

ス、即ち縦型のMOSトランジスタとなる部分を多数形 成する(工程S1)。次に、多数の半導体デバイスのソ ース電極及びゲート引き出し電極に対応するウエハWの 部分上に、Au等の導電性材料からなるバンプコンタク ト7a、7bを夫々形成する(工程S2:図6 (a))。バンプコンタクト7a、7bは、スタッドバ <u>ンプボンダーを用いる方法、メッキを用いる方法</u>等によ り形成することができる。

10

【0030】次に、ウエハWの底部、即ち半導体デバイ スのドレイン電極とヒートスプレッダ用の円板HSとを 半田により接合する (工程S3;図6(b))。この 時、半田は、ウエハWの裏面にあらかじめ蒸着しておく こともできるし、ヒートスプレッダ用の円板HSの表面 にメッキしておくこともできる。また、接合の形態とし ては、例えば、ウエハレベルでの接合の他に、ダイシン グ後のチップレベルでの接合を行うこともできる。

【0031】次に、ウエハWをヒートスプレッダ用の円 板HSと共にダイシングする。これにより、半田3を介 してヒートスプレッダ6に半導体チップ2が装着された 中間構造MSを多数切り出す(工程S4:図6

【0032】次に、第1及び第2リード11、12の材 料となるリードフレームに対して、中間構造MSを接合 する(工程S5:図6(d))。この際、チップ2を逆 さにして、即ちチップ2の主面(バンプコンタクト7 a、7bが配設された側)を下にして、フェイスダウン ボンディングを行う。図7は、フェイスダウンボンディ ングの際の、第1及び第2リード11、12の材料とな るリードフレーム1とチップ2との関係を示す底面図で ある。この際、ボンディングの方法として、例えば超音 波熱圧着法等を用いる。この場合、リードフレーム1に は、例えば、メッキを施したPPF (Pre-Plating Lead Frame) 等を用いる。メッキはNi/Pd/Au等の材 料からなる。

【0033】次に、上記工程で得られた構造に対して、 絶縁性の封止体5を、例えば、モールディングにより形 成する(工程S6:図6(e))。封止体5の材料は、 例えば、エポキシ樹脂等の熱硬化性樹脂からなる群から 選択する。このようにして形成した封止体5により、半 し電極8に接合され、パッシベーション膜4の上側に突 40 導体チップ2、半田3、ヒートスプレッダ6、第1及び 第2リード11、12を埋め包んで封止する。なお、樹 脂封止後の状態において、ヒートスプレッダ6の底面、 第1及び第2リード11、12の足部し3の底面が、封 止体5の底面から露出する。また、部材6、L3、5の 底面は、実質的に同一の水平面 (パッケージの実装面) 上に配置される。

> 【0034】上述のように、第1の実施の形態に係る半 導体パッケージ10の製造方法においては、半導体チッ プ2をヒートスプレッダ6上へ装着し、その後、バンプ 50 コンタクト7a、7bを介してリードフレーム1上へフ

ェイスダウンボンディングする。これにより、半導体チップをリードフレーム上へ装着する従来の半導体パッケージにおいて特性上のネックとなっていた、配線抵抗や 熱抵抗を低減することが可能となる。

【0035】また、第1の実施の形態に係る半導体パッケージ10においては、ヒートスプレッダ6が形成する第3リード(ドレインリード)の端子部分と、ヒートスプレッダ6の片側に並べられた第1及び第2リード(ソースリード、ゲートリード)11、12の端子部分とが、封止体5の底面において実質的に同一の水平面(パリケージの実装面)上に配置される。これにより、複数のリードを樹脂封止体の両側面より取り出す従来の半導体パッケージに比べて、サイズを大幅に小型化することができる。また、より定格の大きい大電流半導体チップを複数個同一のパッケージに収めることも可能となり、面積効率の向上を図ることがきる。

【0036】(第2の実施の形態)図8は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第2の実施の形態に係る半導体パッケージを示す断面図である。図9は図8図示の半導体パッケージにおける半導体チップの内部構造を示す断面図である。

【0037】この実施の形態の半導体パッケージ50は、第1の実施の形態と同様の縦型のMOSトランジスタを含むパワー半導体チップ2を有する。即ち、図9図示の如く、チップ2の上側にソース電極(ソース引き出し電極を含む)15及びゲート引き出し電極8が配設される。また、チップ2の底側にドレイン電極16が配設される。半導体チップ2は、半田(導電性の接合部材)3を介して導電性のヒートスプレッダ6上に装着される。

【0038】ソース電極15及びゲート引き出し電極8上には、半田からなるバンプコンタクト(導電性の接合部材)27a、27bとソース電極15及びゲート引き出し電極8との間には、Pd層(又はAu層)23/Ni層22/Ti層21からなるバリアメタル積層構造20が配設される。ソース電極15及びゲート引き出し電極8がアルミニウム膜からなる場合、通常、直接半田接続はしない(場合によっては直接接続をすることもできる)。そこで、両者の間にバリアメタル積層構造20を40介在させることにより、両者の接続状態を良好なものとする。バリアメタル層21、22、23は、例えば、真空蒸着法等により形成される。バンプコンタクト27a、27bは、Pd層更にはこの層を越えてNi層に接合する。

【0039】バンプコンタクト27a、27bには、導電性ストリップからなる第1及び第2リード11、12が夫々接合される。従って、第1リード11はバンプコンタクト27aを介してソース電極15に電気的に接続される。第2リード12はバンプコンタクト27bを介50

してゲート電極引き出し電極8に電気的に接続される。 なお、ヒートスプレッダ6は、半田3を介してドレイン 電極16に電気的に接続されているため、第3リードと して機能する。

【0040】半導体チップ2、半田3、ヒートスプレッダ6、第1及び第2リード11、12、バンプコンタクト27a、27bを埋め包んで封止するように絶縁性の封止体5が形成される。ヒートスプレッダ6の底面、第1及び第2リード11、12の足部L3の底面は、封止体5の底面から露出する。部材6、L3、5の底面は、実質的に同一の水平面(バッケージの実装面)上に配置される。

【0041】図10は第2の実施の形態に係る半導体パッケージの製造方法を示すフローチャートである。この製造方法における加工品の変化は図6(a)~(e)に示すものと同じである。

【0042】まず、シリコン等の半導体ウエハWを用意する。ウエハWに、上述の構造を有する半導体デバイス、即ち縦型のMOSトランジスタとなる部分を多数形成する(工程S11)。次に、多数の半導体デバイスのソース電極及びゲート引き出し電極に対応するウエハWの部分上に、バリアメタル層21、22、23を順に形成する(工程S12)。バリアメタル層21、22、23は、例えば、真空蒸着法等を利用して形成することができる。

【0043】次に、バリアメタル層23上に半田からなるバンプコンタクト27a、27bを夫々形成する(工程S13:図6(a))。バンプコンタクト27a、27bは、例えば、半田印刷法、半田メッキ法、半田ボー30 ル搭載法等を用いて形成することができる。

【0044】以降は、前述のように、工程S3~S6に従って、ヒートスプレッダ用の円板HSの半田付け、ダイシング、フェイスダウンボンディング、モールディングを行い、図8及び図9図示の半導体パッケージ50を形成する。なお、第2の実施の形態においては、バンプコンタクト27a、27bが半田からなるため、工程S5フェイスダウンボンディングにおいて、例えば、パルスヒート法を用いることができる。

【0045】第2の実施の形態に係る半導体パッケージ 50の製造方法においても、従来特性上のネックとなっ ていた、配線抵抗や熱抵抗を低減することが可能とな る。また、第2の実施の形態に係る半導体パッケージ5 0においても従来に比べてパッケージサイズを大幅に小 型化することができる。

【0046】(第3の実施の形態)図11(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第3の実施の形態に係る半導体パッケージを示す平面図である。図11(b)、(c)は、図11(a)図中のXIB-XIB線に沿った断面図、及びXIC-XIC線に沿った断面図である。図12は図11(a)図

14

示の半導体パッケージにおける半導体チップの内部構造 を示す断面図である。

【0047】この実施の形態の半導体パッケージ60は、第1及び第2の実施の形態と同様の縦型のMOSトランジスタを含むパワー半導体チップ2を有する。即ち、図12図示の如く、チップ2の上側にソース電極(ソース引き出し電極を含む)15及びゲート引き出し電極8が配設される。また、チップ2の底側にドレイン電極16が配設される。半導体チップ2は、半田(導電性の接合部材)3を介して導電性のヒートスプレッダ610上に装着される。

【0048】ソース電極15及びゲート引き出し電極8に対応して、チップ2を被覆保護するシリコン窒化膜等からなるパッシベーション膜4に大きな開口が形成される。これらの開口内で電極に接続され且つ上方に突出するように、半田からなる接合部材(導電性の接合部材)62a、62bが夫々配設される。ソース電極15上の接合部材62aは、0.2mm²以上の横断面積を有し、通常のバンプコンタクトよりもかなり大きなものとなっている。

【0049】接合部材62a、62bには、導電性ストリップからなる第1及び第2リード11、12が夫々接合される。従って、第1リード11は接合部材62aを介してソース電極15に電気的に接続される。第2リード12は接合部材62bを介してゲート電極引き出し電極8に電気的に接続される。なお、ヒートスプレッダ6は、半田3を介してドレイン電極16に電気的に接続されているため、第3リードとして機能する。

【0050】半導体チップ2、半田3、ヒートスプレッダ6、第1及び第2リード11、12、接合部材62 a、62bを埋め包んで封止するように絶縁性の封止体 5が形成される。ヒートスプレッダ6の底面、第1及び 第2リード11、12の足部L3の底面は、封止体5の 底面から露出する。部材6、L3、5の底面は、実質的 に同一の水平面(パッケージの実装面)上に配置され る。

【0051】図13は第3の実施の形態に係る半導体パッケージの製造方法を示すフローチャートである。

【0052】まず、シリコン等の半導体ウエハを用意する。ウエハに、上述の構造を有する半導体デバイス、即 40 ち縦型のMOSトランジスタとなる部分を多数形成する(工程S21)。この際、各半導体デバイスの接合部材62a、62bを形成する対応する位置には、パッシベーション膜4に大きな開口を形成しておく。

【0053】次に、ウエハの底部、即ち半導体デバイスのドレイン電極とヒートスプレッダ用の円板とを半田により接合する(工程S22)。この時、半田は、ウエハの裏面にあらかじめ蒸着しておくこともできるし、ヒートスプレッダ用の円板の表面にメッキしておくこともできる。また、接合の形態としては、例えば、ウエハレベ 50

ルでの接合の他に、ダイシング後のチップレベルでの接合を行うこともできる。

【0054】次に、ウエハをヒートスプレッダ用の円板と共にダイシングする。これにより、半田3を介してヒートスプレッダ6に半導体チップ2が装着された中間構造を多数切り出す(工程S23)。

【0055】次に、第1及び第2リード11、12の材料となるリードフレームに対して、中間構造を接合する(工程S24)。この際、まず、リードフレーム上に接合部材62a、62bの材料となる半田を配置する。次に、チップ2を逆さにしてリードフレームに対して位置合せを行い、接合部材62a、62bの材料となる半田をリフローさせる。このようにして、リードフレームに対して、チップ2のフェイスダウンボンディングを行う。

【0056】次に、上記工程で得られた構造に対して、 絶縁性の封止体5を、例えば、モールディングにより形 成する(工程S25)。このようにして形成した封止体 5により、半導体チップ2、半田3、ヒートスプレッダ 6、第1及び第2リード11、12を埋め包んで封止す る。

【0057】第3の実施の形態に係る半導体パッケージ60の製造方法においても、従来特性上のネックとなっていた、配線抵抗や熱抵抗を低減することが可能となる。また、第1及び第2リード11、12を接続する接合部材62a、62bの半田をフェイスダウンボンディングの工程において直接供給するため、第1の実施の形態に比べて製造方法の簡略化が図ることができる。また、第3の実施の形態に係る半導体パッケージ60においても従来に比べてパッケージサイズを大幅に小型化することができる。

【0058】 (第4の実施の形態) 図14は縦型のMO Sトランジスタを含むパワー半導体チップを組込んだ本 発明の第4の実施の形態に係る半導体パッケージを示す 断面図である。図15は図14図示の半導体パッケージ における半導体チップの内部構造を示す断面図である。

【0059】この実施の形態の半導体パッケージ70 は、第1乃至第3の実施の形態と同様の縦型のMOSトランジスタを含むパワー半導体チップ2を有する。即 ち、図15図示の如く、チップ2の上側にソース電極 (ソース引き出し電極を含む)15及びゲート引き出し 電極8が配設される。また、チップ2の底側にドレイン 電極16が配設される。半導体チップ2は、半田(導電 性の接合部材)3を介して導電性のヒートスプレッダ6 上に装着される。

【0060】ソース電極15及びゲート引き出し電極8に対応して、チップ2を被覆保護するシリコン窒化膜等からなるパッシベーション膜4に大きな開口が形成される。これらの開口内で電極に接続され且つ上方に突出するように、半田からなる接合部材(導電性の接合部材)

72a、72bが夫々配設される。ソース電極15上の接合部材72aは、0.2mm²以上の横断面積を有し、通常のバンプコンタクトよりもかなり大きなものとなっている。

【0061】接合部材72a、72bとソース電極15 及びゲート引き出し電極8との間には、Pd層(又はAu層)23/Ni層22/Ti層21からなるバリアメタル積層構造20が配設される。ソース電極15及びゲート引き出し電極8がアルミニウム膜からなる場合、通常、直接半田接続はしない(場合によっては直接接続を10することもできる)。そこで、両者の間にバリアメタル積層構造20を介在させることにより、両者の接続状態を良好なものとする。バリアメタル層21、22、23は、例えば、真空蒸着法等により形成される。接合部材72a、72bは、Pd層更にはこの層を越えてNi層に接合する。

【0062】接合部材72a、72bには、導電性ストリップからなる第1及び第2リード11、12が夫々接合される。従って、第1リード11は接合部材72aを介してソース電極15に電気的に接続される。第2リー 20ド12は接合部材72bを介してゲート電極引き出し電極8に電気的に接続される。なお、ヒートスプレッダ6は、半田3を介してドレイン電極16に電気的に接続されているため、第3リードとして機能する。

【0063】半導体チップ2、半田3、ヒートスプレッダ6、第1及び第2リード11、12、接合部材72 a、72bを埋め包んで封止するように絶縁性の封止体 5が形成される。ヒートスプレッダ6の底面、第1及び 第2リード11、12の足部L3の底面は、封止体5の 底面から露出する。部材6、L3、5の底面は、実質的 30 に同一の水平面(パッケージの実装面)上に配置される。

【0064】図16は第4の実施の形態に係る半導体パッケージの製造方法を示すフローチャートである。

【0065】まず、シリコン等の半導体ウエハWを用意する。ウエハWに、上述の構造を有する半導体デバイス、即ち縦型のMOSトランジスタとなる部分を多数形成する(工程S31)。この際、各半導体デバイスの接合部材72a、72bを形成する対応する位置には、パッシベーション膜4に大きな開口を形成しておく。次に、パッシベーション膜4に大きな開口に対応する位置に、バリアメタル層21、22、23を順に形成する(工程S32)。バリアメタル層21、22、23は、例えば、真空蒸着法等を利用して形成することができる

【0066】以降は、前述のように、工程S22~S25に従って、ヒートスプレッダ用の円板の半田付け、ダイシング、フェイスダウンボンディング、モールディングを行い、図14及び図15図示の半導体パッケージ70を形成する。

【0067】第4の実施の形態に係る半導体パッケージ70の製造方法においても、従来特性上のネックとなっていた、配線抵抗や熱抵抗を低減することが可能となる。また、第1及び第2リード11、12を接続する接合部材72a、72bの半田をフェイスダウンボンディングの工程において直接供給するため、第2の実施の形態に比べて製造方法の簡略化が図ることができる。また、第4の実施の形態に係る半導体パッケージ70においても従来に比べてパッケージサイズを大幅に小型化することができる。

【0068】なお、第1乃至第4の実施の形態においては、パワー半導体チップ内の半導体デバイスとして縦型のMOSトランジスタを説明したが、この半導体デバイスはIGBT (Insulated Gate Bipolar Transistor)等の他のデバイスであってもよい。

【0069】その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

0 [0070]

【発明の効果】以上説明したように、本発明によれば、 従来に比べてパッケージサイズを大幅に小型化すること ができる。

【図面の簡単な説明】

【図1】(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第1の実施の形態に係る半導体パッケージを示す平面図であり、(b)、

(c)は、図1 (a)図中のIB-IB線に沿った断面図、及びIC-IC線に沿った断面図である。

【図2】(a)、(b)は、図1(a)図示の半導体パッケージの底面図及びリードが形成された側の側面図である。

【図3】図1 (a) 図示の半導体パッケージにおける半 導体チップの内部構造を示す断面図である。

【図4】図1 (a) 図示の半導体パッケージにおける半 導体チップと、ヒートスプレッダ、第1リードとの関係 を示す断面図である。

【図5】第1の実施の形態に係る半導体パッケージの製造方法を示すフローチャートである。

【図6】(a)~(e)は図5図示のフローチャートの製造方法における加工品の変化を順に示す図である。

【図7】フェイスダウンボンディングの際の、第1及び 第2リードの材料となるリードフレームとチップとの関 係を示す底面図である。

【図8】縦型のMOSトランジスタを含むパワー半導体 チップを組込んだ本発明の第2の実施の形態に係る半導 体パッケージを示す断面図である。

【図9】図8図示の半導体パッケージにおける半導体チップの内部構造を示す断面図である。

50 【図10】第2の実施の形態に係る半導体パッケージの

製造方法を示すフローチャートである。

【図11】(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第3の実施の形態に係る半導体パッケージを示す平面図であり、(b)、

(c) は、図11(a) 図中のXIB - XIB 線に沿った断面図、及びXIC - XIC 線に沿った断面図である。

【図12】図11 (a) 図示の半導体パッケージにおける半導体チップの内部構造を示す断面図である。

【図13】第3の実施の形態に係る半導体パッケージの 製造方法を示すフローチャートである。

【図14】縦型のMOSトランジスタを含むパワー半導体チップを組込んだ本発明の第4の実施の形態に係る半導体パッケージを示す断面図である。

【図15】図14図示の半導体パッケージにおける半導体チップの内部構造を示す断面図である。

【図16】第4の実施の形態に係る半導体パッケージの 製造方法を示すフローチャートである。

【図17】(a)は縦型のMOSトランジスタを含むパワー半導体チップを組込んだ従来の半導体パッケージを

示す平面線図であり、(b)、(c)は、図17(a) 図示の半導体パッケージの長手方向及びそれに直交する 方向に沿った断面線図である。

【符号の説明】

10、50、60、70…半導体パッケージ

2…半導体チップ

3…半田(導電性の接合部材)

4…パッシベーション膜

5…樹脂封止体

10 6…ヒートスプレッダ

8…ゲート引き出し電極

11、12…リード

15…ソース電極


16…ドレイン電極

20…バリアメタル積層構造


 7a、7b、27a、27b…バンプコンタクト (導電性の接合部材)

62a、62b、72a、72b…接合部材(導電性の 接合部材)


【図1】




【図8】





[図2]




【図3】










【図15】



【図17】







THIS PAGE BLANK (USPTO)